



Mod. C.E. - 1-4-7

Ministero delle Attività Produttive

Direzione Generale per lo Sviluppo Produttivo e la Competitività Ufficio Italiano Brevetti e Marchi Ufficio G2

Autenticazione di copia di documenti relativi alla domanda di brevetto per:

MI2003 A 000154



Invenzione Industriale

Si dichiara che l'unita copia è conforme ai documenti originali depositati con la domanda di brevetto sopraspecificata, i cui dati risultano dall'acciuso processo verbale di deposito.

inoltre Istanza di Rettifica depositata alla Camera di Commercio di Milano n. MIV000358 il 11/02/2003 2 1).

0 8 GEN. 2004

L IL DIRIGENTE

Drssa Paola Giuliano

CERTIFIED COPY OF PRIORITY DOCUMENT

BEST AVAILABLE COPY

MODULO A

AL MINISTERO DELLE ATTIVITÀ PRODUTTIVE MO
UFFICIO ITALIANO BREVETTI E MARCHI - ROMA
DOMANDA DI BREVETTO PER INVENZIONE INDUSTRIALE, DEPOSITO RISERVE, ANTICIPATA ACCESSIBILITÀ AL PUBBLICO

MANDA DI BREVI		INDUSTRIALE, DEPOSITO RI		PATA ACCESSIO			5/
RICHIEDENTE (I)	STMicroelect	ronics s.r.l.					TO THE PARTY OF TH
1) Denominazione	AGRATE BRIAN	ZA (Milano)			cod	ice 10.09,5,1,9,0	DA GOARSHA
Residenza	I.						
Denominazione Residenza					600	Sce LIII	
	OEL RICHIEDENTE PRESSO L	n I R M					
	MITTLER Enri	co e altri			cod. fis	cale L	
cognome nome		ITTLER & C. s.r.	t				4.74 MT
denominazione stud	ao or apparent		,2,0 cità L	MILANO		cap 🖾),1,3,1 (prov) M.I.
via ILE LOW	V0 destinatario ∟vedi						
	40 destination	n Lı	città L_			сар 🗆	LLLI (prov) LLI
via L		classe proposta (sez/cl/scl)		ottogruppo L	ببنا ال	ل	
. 111000	tore comandate	del tipo a cap	acità co	nmutale"			
Interrut	LOTE COMMITTEE						
							COLLO LLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLL
ANTICIPATA ACCESSI	BILITÀ AL PUBBLICO:	SI∐ NO XX		se istanza: data		ognome nome	COLLO CLITTO
INVENTORI DESIG	MATI cogno	me nome	3) LC	OLONNA V	ittorio	o	
	LFI Gabriele		14)				
	IROTTO Andrea					SCIOGLI	MENTO RISERVE
F. PRIORITÀ		n - t- 42 numero	di domanda d	ata di deposito	. allegato S/R	Data	Nº Protocolio
nazione o or	rganizzazione t	po di priorità numero		سا / لينا / لي		ا/ليا/ليا/	التستساال
1)	ا			سا/لسا/لب			ليتبييالي
2)				1,00,0			
G. CENTRO ABILIT	ATO DI RACCOLTA COLTURE O	I MICRORGANISMI, denominazione L					
Doc. 2) 22 Doc. 3) 11 Doc. 4) 01 Doc. 5) 01 Doc. 6) 01 Doc. 7) 01 8) attestati di versa COMPILATO IL CONTINUA SI/NG	FROV	riassento con disegno principale, di disegno (pidigiaturo se cata) in dia di Carta in di Alla Carta in di	escrizione, 1 esemp OSTITUTI MAXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	69)	OG EUR	Data Data	e priorità
DEL PRESENTE A	ATTO SI RICHIEDE COPIA AUT	ENTICA SI/NO S.I.					
			MILA	NO			codic 15
	AMERCIO IND. ART. E AGR. E	MANDA LMI2003A			Α.		
VERBALE OI DEP			il giorno	TRENTA		, del mese	di LGENNAIO
L'anno			a giorno		Q fogli apgiu		dei brevetto soprariportato.
		esentato a me sottoscritto la present	e uumanna Comer		939		
1. ANNOTAZIO	NI VARIE DELL'UFFICIALE RO	GANTE	1	F \$		0	9
			V.189N	S.			
L.,	1 11		50 10 AR			L'UFFICIA	E ROGANTE
111.1	IL DEFOSITANTE		limbro dell'Uffici			M2COR	
NUUT	to Myn_		gen Ullico	•	-		


BEST AVAILABLE CUPT

HIZOUGH COULT	DATA DI DEPOSITO DATA DI RILASCIO	30,/01,/2003 LL /LLL/	
α που "Interruttore comandato del tipo a capacità commuta	ate"		
L RIASSUFTO		and the second s	
La presente invenzione si riferisce ad un interrutto	ore comand	ato del tipo a capacit	à

In una sua forma di realizzazione l'interruttore comandato comprende un circuito di comando di detto interruttore, in una prima fase detto circuito di comando chiude detto interruttore comandato, in una seconda fase detto circuito di comando apre detto interruttore comandato, detto interruttore comandato comprende un transistore MOS (M1) avente un source (S) ed un substrato (B), caratterizzato dal fatto che in detta prima fase detto substrato (B) è accoppiato a massa e che in detta seconda fase detto substrato (B) è accoppiato a detto source (S).

M. DISEGNO

(Fig. 2).



DESCRIZIONE

dell'invenzione industriale avente per titolo:

"Interruttore comandato del tipo a capacità commutate"

a nome: STMicroelectronics s.r.l.

MI 2003 A n 0 0 1 5 4

La presente invenzione si riferisce ad un interruttore comandato del tipo a capacità commutate.

Quando la distorsione di un sistema a capacità commutate è un parametro di progetto importante, è necessario migliorare la linearità degli interruttori, specialmente quando la frequenza del segnale è vicina alla frequenza di campionamento ed a maggior ragione quando la frequenza di campionamento è vicina al limite della tecnologia disponibile.

Ad esempio, se si considera un convertitore analogico digitale del tipo Sigma Delta con una frequenza di lavoro di 10,7 MHz ed una frequenza di campionamento di 37,05 MHz, sono richiesti 70 dB di distorsione di intermodulazione (IMD) per due segnali di ampiezza pari a -11 dB (0 dB equivalgono a 4 Vpp differenziali) e di frequenza rispettivamente pari a 10,6MHz e 10,8 MHz. In questo caso tutti gli interruttori, a capacità commutate, connessi agli ingressi e a tutti i segnali che devono avere una elevata escursione (per esempio all'uscita degli amplificatori operazionali) devono essere progettati accuratamente al fine di ottenere le prestazioni desiderate.

Fino ad ora sono state utilizzate tre strategie per migliorare la linearità degli interruttori.

L'uso di transistori MOS complementari, ossia di un transistore NMOS in



parallelo con un transistore PMOS, aventi un appropriato rapporto dimensionale tra i due per via della diversa mobilità dei due tipi. In questo modo si ottiene una caratteristica della corrente I in relazione alla tensione V più simmetrica e lineare rispetto ad un solo transistore, però non ancora sufficiente per le prestazioni desiderate.

L'inserzione di una resistenza in serie all'interruttore da buoni risultati se la resistenza è trascurabile rispetto alla resistenza totale con un rapporto di almeno 10 volte. Per avere una resistenza totale di circa 50 ohm, la resistenza aggiunta deve essere minore di 5 ohm, e così le dimensioni dell'intero interruttore diventano enormi e non praticabili.

L'uso di interruttori comandati del tipo boosted, hanno la particolarità che la tensione tra gate e source rimane costante indipendentemente all'ingresso così che la caratteristica I verso V è ad un primo ordine costante. Un effetto del secondo ordine di questa struttura è la modulazione della resistenza dovuta alla tensione tra il substrato ed il source che varia con il segnale applicato.

In vista dello stato della tecnica descritto, scopo della presente invenzione è quello di provvedere ad interruttori comandati che presentano una modulazione della resistenza ridotta rispetto all'arte nota.

In accordo con la presente invenzione, tale scopo viene raggiunto mediante un interruttore comandato comprendente un circuito di comando di detto interruttore, in una prima fase detto circuito di comando chiude detto interruttore comandato, in una seconda fase detto circuito di comando apre detto interruttore comandato, detto interruttore comandato comprende un transistore MOS avente un source ed un substrato, caratterizzato dal fatto che in detta prima fase detto substrato è accoppiato a massa e che in detta seconda

fase detto substrato è accoppiato a detto source.

Le caratteristiche ed i vantaggi della presente invenzione risulteranno evidenti dalla seguente descrizione dettagliata di una sua forma di realizzazione pratica, illustrata a titolo di esempio non limitativo negli uniti disegni, nei quali:

la figura 1 mostra un circuito schematico di un interruttore comandato a capacità commutate;

la figura 2 mostra un circuito schematico di un interruttore comandato a capacità commutate migliorato.

Riferendosi alla figura 1, la tensione di ingresso Vin è applicata al source S di un transistore NMOS M1, ed il drain D del transistore M1 fornisce la tensione di uscita Vout. Il substrato B del transistore M1 è connesso a massa. La tensione di ingresso Vin è anche applicata ad un interruttore S1 comprendente una coppia di transistori complementari connessi in parallelo e cioè un transistore NMOS M3 ed un transistore PMOS M2. Il drain di M3 è connesso a Vin e al source di M2. Il source di M3 è connesso al drain di M2, ad un terminale di un condensatore C e ad un interruttore S2 comprendente una coppia di transistori complementari connessi in parallelo e cioè un transistore NMOS M4 ed un transistore PMOS M5. Il drain di M4 è connesso al source di M5. Il drain di M5 è connesso al source di M4 e a massa. Il gate di M2 riceve in ingresso il segnale di comando F2, il gate di M4 riceve in ingresso il segnale di comando F1, il gate di M5 riceve in ingresso il segnale di comando F1.

L'altro terminale del condensatore C è connesso al substrato ed al source di un transistore PMOS M6, ed al substrato ed al source di un transistore

BEST AVAILABLE COPY Dr. Ing. Enrico Mittler

PMOS M7. Il drain del transistore M6 è connesso ad una tensione di riferimento Vref. Il gate del transistore M6 ed il drain del transistore M7 sono connessi al gate G del transistore M1 ed al drain di un transistore NMOS M8, il cui source è connesso a massa. Il gate di M7 riceve in ingresso il segnale di comando F2, il gate di M8 riceve in ingresso il segnale di comando F1.

I transistori sono comandati da un segnale a onda quadra F1 con il suo segnale negato F1N, e da un segnale a onda quadra F2 con il suo segnale negato F2N. Il segnale F1 ed il segnale F2 sono sfasati di 180° ed in più hanno un ritardo tra le due onde quadre in modo da evitare accensioni di un transistore quando non sono ancora spenti quelli comandati dall'altro segnale.

Durante la fase 1, ossia quando è attivo il segnale F1, si hanno gli interruttori M1, S1 ed M7 spenti (interruttori aperti), e gli interruttori S2, M6 e M8 accesi (interruttori chiusi), quindi il condensatore C si carica alla tensione Vref.

Durante la fase 2, ossia quando è attivo il segnale F2, si hanno gli interruttori S2, M6 e M8 spenti (interruttori aperti), e gli interruttori M1, S1 ed M7 accesi (interruttori chiusi), quindi il gate G del transistore M1 è alimentato ad una tensione pari a Vin più la tensione Vref. In questo modo la tensione gate source Vgs è sempre Vref senza alcuna influenza della tensione di ingresso Vin. Il substrato del transistore M1 è connesso a massa per evitare che alcuni diodi siano polarizzati direttamente.

Si può però notare che la resistenza Ron del transistore M1 rispetto alla tensione di ingresso varia. Nel caso di un transistore M1 avente W = 30 μ m e L = 0,36 μ m, la resistenza è di circa 82,8 ohm quando la tensione substrato source Vbs è uguale a zero e di circa 111 ohm quando la tensione Vbs è

uguale a 3,3V.

Un variazione del 30 % non può essere compatibile con alcune esigenze di progetto.

In figura 2 è mostrato un circuito schematico di un interruttore comandato $\label{eq:mostrato} \mbox{migliorato}.$

In esso il substrato B del transistore M1 non è connesso a massa ma è connesso ad un interruttore S3 comprendente una coppia di transistori complementari connessi in parallelo e cioè un transistore NMOS M10 ed un transistore PMOS M9. Il drain di M10 è connesso al substrato B di M1, al source di M9 e al source di un transistore NMOS M11. Il source di M10 è connesso al drain di M9, e al source S di M1. Il drain di M11 è connesso a massa.

Il gate di M9 riceve in ingresso il segnale di comando F2N, il gate di M10 riceve in ingresso il segnale di comando F2, il gate di M11 riceve in ingresso il segnale di comando F1.

Durante la fase 2, l'interruttore S3 è acceso (chiuso) e l'interruttore M11 è spento (aperto), quindi il substrato B del transistore M1 è connesso alla tensione di ingresso Vin (e al suo source S), in questo modo la resistenza Ron non è influenzata dalla modulazione del substrato B.

Durante la fase 1, l'interruttore M11 è acceso (chiuso) e l'interruttore S3 è spento (aperto), quindi il substrato B del transistore M1 è connesso a massa. In questo modo la polarizzazione diretta dei diodi tra drain e substrato e tra source e substrato è evitata quando il transistore M1 è spento.

Preferibilmente, il sistema migliora ulteriormente (si riduce il cosiddetto clockfeedtrough) usando un sistema a otto fasi.

RIVENDICAZIONI


- 1. Interruttore comandato comprendente un circuito di comando di detto interruttore, in una prima fase detto circuito di comando chiude detto interruttore comandato, in una seconda fase detto circuito di comando apre detto interruttore comandato, detto interruttore comandato comprende un transistore MOS (M1) avente un source (S) ed un substrato (B), caratterizzato dal fatto che in detta prima fase detto substrato (B) è accoppiato a massa e che in detta seconda fase detto substrato (B) è accoppiato a detto source (S).
 - Interruttore comandato in accordo alla rivendicazione 1
 caratterizzato dal fatto che in detta prima fase è presente un primo segnale di
 comando (F1) e che in detta seconda fase è presente un secondo segnale di
 comando (F2).
 - 3. Interruttore comandato in accordo alla rivendicazione 2 caratterizzato dal fatto che in detta prima fase detto substrato (B) è accoppiato a massa mediante un terzo interruttore (M11) comandato da detto primo segnale di comando (F1).
 - 4. Interruttore comandato in accordo alla rivendicazione 2 caratterizzato dal fatto che in detta seconda fase detto substrato (B) è accoppiato a detto source (S) mediante un secondo interruttore (S3) comandato da detto secondo segnale di comando (F2).
 - 5. Interruttore comandato in accordo alla rivendicazione 2 caratterizzato dal fatto che detto transistore MOS (M1) ha il source (S) connesso ad una tensione di ingresso (Vin) ed il drain (D) ad una tensione di uscita (Vout), detto circuito di comando comprende un terzo interruttore (S1) comandato da detto secondo segnale di comando (F2), applicato tra detta

BEST AVAILABLE COPY

Dr. Ing. Enrico Mittler

tensione di ingresso (Vin) ed un terminale di un condensatore (C), un quarto interruttore (S2) comandato da detto primo segnale di comando (F1), applicato tra detto terminale di un condensatore (C) e massa, un quinto interruttore (M6) comandato dal segnale presente sul gate (G) di detto transistore MOS (M1), applicato tra l'altro terminale di detto condensatore (C) ed una tensione di riferimento prefissata (Vref), un sesto interruttore (M7) comandato da detto secondo segnale di comando (F2), applicato tra l'altro terminale di detto condensatore (C) ed il gate (G) di detto transistore MOS (M1), un settimo interruttore (M8) comandato da detto primo segnale di comando (F1), applicato tra il gate (G) di detto transistore MOS (M1) e massa.

Dr. Ing. Enrico Mittler



BEST AVAILABLE COPY

MINISTERO DELLE ATTIVITA' PRODUTTIVE

Ufficio Italiano Brevetti e Marchi - Roma

Oggetto: Domanda di brevetto per invenzione industriale No. MI2003A

000154 del 30 Gennaio 2003 a nome STMicroelectronics s.r.l.

ISTANZA DI RETTIFICA

Con riferimento alla domanda di brevetto in oggetto, vogliate notare che il titolo della domanda di brevetto riportato sul verbale di deposito e nel Prospetto A alla voce "titolo" è stato erroneamente indicato come "Interruttore comandato del tipo a capacità commutale", in luogo del corretto titolo "Interruttore comandato del tipo a capacità commutate". Trattasi di mero errore di battitura.

In fede.

p.p. STMicroelectronics s.r.l.

Or. Ing. Enrico Mittler

Milano, 11 Febbraio 2003

11FEB. 2003